Efficient Direct Reduction of Graphene Oxide by Silicon Substrate

연구 배경

GO 용액 공정은 저비용 대량생산에 적합하지만 GO는 절연체이므로 화학 환원제나 고온 열처리로 환원해야 하며, 많은 화학 환원제는 유해·독성 물질이고 불순물을 남길 수 있습니다. 화학기상증착(CVD) 그래핀은 이 단계가 필요 없지만 고온 공정과 구리·니켈 촉매 기판에서의 전사가 필요하고, 전사 과정에서 결함과 폴리메틸메타크릴레이트(PMMA) 잔여물이 생길 수 있습니다.

설계와 접근

표면이 노출된 실리콘은 쉽게 산화되므로 GO의 산소 작용기를 제거하면서 스스로 산화실리콘이 됩니다. 두 가지 형태의 실리콘을 사용했습니다. CVD로 성장시킨 실리콘 나노시트(SiNS)는 2차원 형상 덕분에 GO 시트와의 접촉 면적이 넓으며, 1:6 완충 산화막 식각액(BOE)으로 자연 산화막을 제거한 뒤 GO 용액과 섞어 80 °C에서 2시간 가열하고 2 M NaOH로 제거했습니다. 막 제작에서는 실리콘 웨이퍼를 1:6 BOE로 식각해 실리콘 표면을 노출시킨 뒤 가열한 웨이퍼에 GO를 분무 코팅해 막 형성과 환원이 함께 일어나게 했습니다. 연구진은 식각 과정에서 생긴 Si-H 결합이 탈에폭사이드, 탈카보닐, 탈수산기 반응을 일으킨다는 기전을 가설로 제시했습니다.

평가 방법

환원 정도는 X선 광전자 분광법(XPS), 흑연·GO·srGO 분말의 X선 회절(XRD), 자외-가시광 흡수, 라만 분광과 라만 매핑, 주사전자현미경, 원자힘현미경(AFM), 4탐침 면저항 측정으로 평가했습니다. 식각하지 않은 웨이퍼 위의 막을 대조군으로 두었고, 가열 온도를 상온에서 140 °C까지 바꾸었으며, 식각액이 환원을 일으키는지 확인하기 위해 BOE 대신 NaOH를 사용했습니다.

연구 내용과 주요 결과

SiNS로 환원한 분말에서는 C1s 스펙트럼의 C-O, C=O 성분이 크게 줄었고 C/O 비가 GO 2.12에서 srGO 약 9.32로 높아졌으며, 나트륨 등의 오염물은 검출되지 않았습니다. XRD 피크는 GO의 10°에서 srGO의 19.8°로 이동해(흑연 26°) 산소 작용기 제거에 따라 층간 거리가 줄었음을 보였습니다. 자외-가시광 흡수 피크는 230 nm 부근에서 270 nm 부근으로 이동했고, srGO 용액들의 평균은 267 nm, 표준편차는 0.7942였으며, SiNS 양이 많을수록 더 장파장으로 이동했습니다. 라만 강도비 ID/IG는 0.80에서 1.11로 증가했습니다.

자연 산화막을 제거하자 웨이퍼의 물 접촉각이 20.7°에서 119.7°로 바뀌었습니다. 4인치 웨이퍼 위 srGO 막은 균일했으며 두께 2 nm, 제곱평균제곱근 거칠기 0.736 nm였습니다. 식각한 웨이퍼 위 막의 ID/IG는 1.13으로 식각하지 않은 웨이퍼의 0.79보다 높았고 GO보다 날카로운 2D 피크를 보였습니다. ID/IG는 가열 온도 100 °C까지 증가한 뒤 포화되었고, 라만 매핑에서 막 전체의 ID/IG가 균일했습니다.

두께 2 nm srGO 막의 면저항은 3.54 KΩ/square로, 두께 5 nm GO 막의 2 MΩ/square 초과보다 크게 낮았습니다. BOE 대신 NaOH로 웨이퍼를 식각해도 라만 스펙트럼에 유의한 변화가 없었고, 환원 후 웨이퍼의 XPS에서 103.65 eV의 SiO2 피크가 나타나 반응 중 실리콘이 산화되었음과 부합했습니다.

남은 과제

연구진은 GO 환원 기전이 아직 충분히 밝혀지지 않았다고 밝혔으며, Si-H 매개 경로는 실험으로 규명된 것이 아니라 가설로 제시되었습니다.

다른 연구와의 연결

Eda 등은 두께를 조절한 환원 GO 막을 용액 공정으로 넓은 면적에 증착했으며, 이 연구는 환원 단계에 초점을 두어 실리콘 기판을 환원제로 사용함으로써 별도 환원제 없이 막 형성과 환원이 함께 일어나게 했습니다.