연구 개요

연세대학교 BLISS Lab(서정목 교수 연구실)이 집필한 이 종설은 cm²당 10^8개 이상의 트랜지스터를 갖춘 단단한 실리콘 집적회로(IC) 칩을 연성 전자 시스템에 패키징하는 방법을 다룹니다. 기존 연구를 연성 봉지 인쇄회로기판(PCB), 하이브리드 전자소자, 완전 신축형 전자소자로 나누고, 계면 접착, 전기 접합 안정성, 변형 내성이라는 세 가지 계면 요건으로 평가합니다. 반복 변형 조건에서 100 μm 미만의 미세 피치로 확장하는 것을 해결되지 않은 핵심 한계로 꼽습니다.

연구 배경

연성 전자소자는 단일 기능 센서에서 신호 처리, 메모리, 무선 통신을 갖춘 신체 밀착형 시스템으로 발전하고 있습니다. 신축성 기판, 전극, 배선, 수동소자, 트랜지스터가 발전했지만, 종설에 정리된 변형 가능한 트랜지스터 배열의 집적도는 실리콘 칩보다 크게 낮아 시스템 제어와 전력 관리에는 여전히 IC 칩이 필요합니다. 칩의 강성, 두께, 조밀한 입출력(I/O) 패드는 칩 가장자리에 응력을 집중시키고, 열 이력은 잔류 응력과 반복 응력을 더하며, 연성 회로의 좁은 공정 조건 안에서 작은 면적에 많은 패드를 단락 없이 연결하기 어렵습니다.

종설의 구성

종설은 먼저 단단한 칩이 변형 가능한 기판에 대해 어디에 놓이는지에 따라 구조를 분류하고, 밀착성이 높아질수록 주된 병목이 단단한 코어의 강성에서 경–연 연결부로, 다시 칩 실장부로 옮겨 간다는 점을 보입니다. 이어 패키징 설계를 세 축으로 분석합니다. 접착은 밀착 접촉과 계면 결합으로 연속 계면을 만드는 과정으로 보고, 결합 기전을 화학 결합부터 기계적 접착까지 길이 척도 순으로 정리합니다. 전기 설계는 전자 접합, 이온 계면, 혼합 이온–전자 계면과 미세 피치의 신호 무결성으로 나누고, 응력 관리는 구조적·재료적·열적 접근으로 나눕니다.

종설이 다룬 범위

Table 2–4는 연성 봉지 PCB, 하이브리드, 완전 신축형 시스템을 기능, 집적 방식, 최대 변형률, 반복 시험, 채널 수, 패키지 핀 수, 최소 피치, 공정 온도, 기술성숙도(TRL)로 비교합니다. Table 5는 구조별 칩 위치, 계면 유형, 신축성, 집적도, 주요 과제를 요약합니다. Table 6은 고분자, 금속, 실리콘의 열전도도와 열팽창계수(CTE)를, Table 7은 매립, 직접 배선, 인터포저, 이방성 도전 접착제의 칩 집적 방식을 칩 종류, 최대 변형률, 반복 시험, 최소 패드 간격으로 비교합니다. 표의 최대 변형률은 대체로 단일 인장 조건의 값임을 밝힙니다.

종설의 주요 정리 내용

구조: 연성 봉지 PCB는 높은 기능 밀도와 TRL 5–6 이상을 보이며, 인용된 영아용 센서는 센싱, 메모리, 전력 관리, 무선 칩을 17 mm × 30 mm 면적에 담았지만 단단한 코어 때문에 신축성이 제한됩니다. 하이브리드 구조는 조직과 닿는 전극만 연성화하므로 과제가 경–연 연결부로 옮겨 가며, 기존 이방성 도전 필름(ACF)은 140 °C 이상, 18 kg cm−2 이상의 접합 조건이 필요하고 연성 고분자 위에서 접촉저항이 변할 수 있습니다. 200% 이상의 변형을 견딘 액체금속 PCB 같은 완전 신축형 시스템은 현재 패드 수가 적은 칩을 주로 집적하며, 접착제로 고정한 실장부가 칩 주변을 단단하게 만듭니다.

계면과 응력: 종설은 전기 신뢰성의 일차 지표가 벌크 저항보다 계면 안정성이라고 봅니다. 인용 사례에서 단일벽 탄소나노튜브 확산 방지층은 30% 반복 인장 동안 액체금속/은 접합의 초기 접촉저항을 유지했고, 방지층이 없는 접합은 3000회 후 70% 증가했습니다. 미세 피치에서는 패드당 도전 입자 수가 줄고 조밀한 배선 사이 정전 결합이 커져 신호 무결성이 위협받습니다. 구조적 완충층, 중간 탄성률 중간층, 경사 탄성률 기판이 응력을 분산하며, 고분자(PDMS 300 ppm/K)와 실리콘(1 ppm/K)의 큰 CTE 차이는 열 사이클에서 접합부 가장자리 박리로 이어집니다.

패키징 전략: 경–연 연결에서는 자가 접착형 액체금속 또는 Au/SEBS 배선이 조립을 단순화하지만 약 100 μm 선폭에 머물고, 신축성 ACF는 약 10 μm 간격에서도 이방성 전도를 보였습니다. 칩 접합에서는 Table 7의 최소 패드 간격이 600 μm부터 10 μm 미만까지 분포하며, 매립, 직접 배선, 인터포저, 이방성 도전 접착제가 각각 공정 손상, 단락 위험, 단단한 면적 증가, 충전재 제어의 부담을 안고 있습니다. 인터포저 방식은 700% 이상의 파단 변형률을 보였지만, 저자들은 실제 수명은 30% 미만의 생리적 변형에서의 반복 피로가 좌우한다고 강조합니다.

설계 틀: Figure 14는 대상 조직과 기기 기능에서 출발합니다. 조직의 유연성은 전극 요건을, 기능 복잡도는 I/O 밀도를 정하며, 변형 요구가 낮으면 연성 봉지 PCB, 유연한 계면과 조밀한 회로가 함께 필요하면 하이브리드, 기기 전체의 밀착이 필요하면 칩 수준 접합을 갖춘 완전 신축형 구조가 적합합니다. 이후 실제 사용 환경에서의 평가를 요구하며, 칩 가장자리와 미세 피치 관통부를 유기/무기 다층막이나 국소 오버몰딩으로 보호해야 한다고 제시합니다.

남은 과제

저자들은 많은 패키징 방식이 100 μm 미만 피치로 확장되지 않는다고 결론짓습니다. 접점이 작아지면 개방·단락 위험이 커지고, 간격이 좁아지면 기생 정전용량과 신호 간섭이 늘어납니다. 초기 접합에 성공해도 반복 인장·굽힘·비틀림에서 접합 무결성을 유지하기 어렵고, 많은 시연이 패드 수가 적은 칩을 사용하며, 배선 밀도를 높이면 대개 신축성이 떨어집니다. 반복 변형에서 안정적이고 다양한 재료·공정과 호환되는 미세 피치 패키징을 후속 과제로 제시합니다.

함께 읽을 연구

RESEARCH NEWS

연구 소식

해설에 사용한 자료

이 해설은 ScienceDirect 출판본을 저장한 로컬 텍스트 사본으로 본문 전체, Table 1–7, 그림 설명을 읽고 작성했습니다. 그림 이미지와 참고문헌 목록은 검토하지 않았으며, 소자 수치는 종설이 정리한 값을 옮긴 것입니다.

DOI: 10.1016/j.mser.2026.101285